LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Opis

MachXO2 familija ultra male snage, trenutno uključenih, neisparivih PLD-ova ima šest uređaja sa gustinom u rasponu od 256 do 6864 Look-Up Tables (LUT).Pored LUT-bazirane, jeftine programabilne logike, ovi uređaji imaju ugrađenu blok RAM (EBR), distribuiranu RAM memoriju, korisničku fleš memoriju (UFM), fazno zaključane petlje (PLL), unapred projektovanu podršku za sinhroni I/O izvor, podršku za naprednu konfiguraciju uključujući mogućnost dvostrukog pokretanja i ojačane verzije uobičajenih funkcija kao što su SPI kontroler, I2 C kontroler i tajmer/brojač.Ove karakteristike omogućavaju da se ovi uređaji koriste u niskim troškovima, velikim količinama potrošačkih i sistemskih aplikacija.MachXO2 uređaji su dizajnirani na 65 nm neisparljivom procesu niske snage.Arhitektura uređaja ima nekoliko karakteristika kao što su programabilni diferencijalni ulazno-izlazni sistemi sa malim zamahom i mogućnost dinamičkog isključivanja I/O banaka, PLL-ova na čipu i oscilatora.Ove karakteristike pomažu u upravljanju statičkom i dinamičkom potrošnjom energije što rezultira niskom statičkom snagom za sve članove porodice.MachXO2 uređaji su dostupni u dvije verzije – uređaji ultra niske snage (ZE) i uređaji visokih performansi (HC i HE).Uređaji ultra male snage nude se u tri stepena brzine –1, –2 i –3, pri čemu je –3 najbrži.Slično tome, uređaji visokih performansi se nude u tri stepena brzine: –4, –5 i –6, pri čemu je –6 najbrži.HC uređaji imaju interni linearni regulator napona koji podržava eksterne VCC napone napajanja od 3,3 V ili 2,5 V. ZE i HE uređaji prihvataju samo 1,2 V kao vanjski VCC napon napajanja.Sa izuzetkom napona napajanja, sva tri tipa uređaja (ZE, HC i HE) su funkcionalno kompatibilni i pin kompatibilni jedan s drugim.MachXO2 PLD-ovi su dostupni u širokom spektru naprednih paketa bez halogena, u rasponu od 2,5 mm x 2,5 mm WLCSP za uštedu prostora do 23 mm x 23 mm fpBGA.MachXO2 uređaji podržavaju migraciju gustine unutar istog paketa.Tabela 1-1 prikazuje LUT gustine, paket i I/O opcije, zajedno sa drugim ključnim parametrima.Unapred konstruisana izvorna sinhrona logika implementirana u MachXO2 familiji uređaja podržava širok spektar standarda interfejsa, uključujući LPDDR, DDR, DDR2 i 7:1 prenos za prikaz I/O.